SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING INPUT PROTECTING CIRCUIT

 Publication number:
 JP2283070

 Publication date:
 1990-11-20

 Inventor:
 YOSHIDA YUTAKA

 Applicant:
 FUJI ELECTRIC CO LTD

Ciassification:

- International: H01L29/78; H01L21/8234; H01L27/088; H01L29/66;

H01L21/70; H01L27/085; (IPC1-7): H01L27/088;

H01L29/784


- European:


Application number: JP19890105227 19890425 Priority number(s): JP19890105227 19890425

Report a data error here

Abstract of JP2283070

PURPOSE: To reduce the size and cost of a chip by forming a current limiting resistor layer and a resistor protecting diode on a sole isolating insular region under an input terminal pad. CONSTITUTION: This semiconductor structure is formed with a current limiting resistor R and a resistor protecting diode D2 in a low concentration N-type isolating insular region 3a formed by dividing an epitaxially grown layer on a P-type semiconductor substrate 1 by P-type isolation regions 4a, 4b. The diode D2 has the region 4a as an anode region and the region 3a as a cathode region. Thus, since the resistor R and the diode D2 are formed in the region 3a and the region 4a for forming it, a chip size can be reduced by densifying the formation of elements of an input protecting circuit.





Data supplied from the esp@cenet database - Worldwide

(9)日本国特許庁(JP)

(1) 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-283070

®Int. Cl. 3 H 01 L

庁内整理番号 織別記号

〇公開 平成2年(1990)11月20日

8422-5F H 01 L 29/78 7735-5F 27/08 審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 入力保護回路を備えた半導体集積回路装置

> 顧 平1-105227 20特

29出 頤 平1(1989)4月25日

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

补内 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社

弁理士 山口 路

1. 発明の名称 入力保護回路を備えた半導体集権回 路 装 駅

2. 特許請求の顧問

1) 絶縁ゲート電界効果型トランジスタのゲートと 権地との類に接続されたゲート電圧制導ダイェー ドと、旅ゲートと入力囃子パッドとの間に接続さ れた電流制限抵抗層と、該入力増子パッドに導電 接触するコンタクト領域の属する分離島領域およ びこれを区置するアイソレイション領域で構成さ れた抵抗保護ダイオードとを有する入力保護回路 を構えた半導体集積回路整置において、錐電接割 関抵抗魔は、旅入力強子パッド下の総分離島領域 にて譲コンタクト領域に隣接すると共に、抜入力 端子 パッドに 一部 導電接触し、 抜コンタクト領域

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、絶縁ゲート電界効果型トランジスタ

とは逆導電型圏として形成されていることを特徴

とする入力保護回路を備えた半導体集時間数装置。

のゲート絶縁破壊を防止すべき入力保護回路を備

えた半導体集積回路装置に関し、特に、入力保護 回路の半導体構造に関する。

〔従来の技術〕

從来、絶縁ゲート電界効果型トランジスタを譲 えた半導体集権回路装置には、第4回に示すよう な人力保護可数を有するものが知られている。第 4 図中、Mは絶縁ゲート電界効果型トランジスタ で、このゲートGと接触 (GND) との間にはゲ ート電圧制限ダイオードDlが接続され、またゲ - ト G は 重複 制 限 抵 杭 R を 介 し て 入 力 維 子 I N に 接続されている。更に入力増子INと接地との間 には抵抗保護ダイオードD2が接続されている。 なお、D3は寄生ダイオードで、これには導通防 止用の電源電圧Vccが印加されている。 ゲート電圧制限ダイオードDLのブレークダウ

ン電圧は終疑ゲート電界効果型トランジスタMの ゲート酸化腺酸μ電圧上り低く設定されている。 入力端子INに対し正極性でゲート酸化膜破壊電 圧以上の高融圧のサージが印加された場合には、

ゲート電圧制限ダイオードDIのブレイタダウン が起こり、電販が電気制限抵抗R、ゲート電圧制 膜ダイオードD2を介して接地(GND)に拠れ れる、これによりゲートGは絶縁破壊から保護さ れる。一方、人力関子INに対し負極性のテージ が印加された場合、電波が抵抗保護ダイオード D2を介して接触側から入力端子INへ使れるの で、過大電技による電波制限抵抗Rの破壊を助ぐ ことができる。

ところで、上記の入力保護回路によいる第4 個 示能能力の電板解版技限および形式内膜が一 ドレ2 は、第5 個に示す半導体構造とされてい 6。第5 個 門・1 はp型半導体基収で、この上に は高速 n型 担込み整 2 a。 2 bが形成されてい る。3 a。 3 b はp型 準体基収 で、この上に いる。3 a。 3 b はp型 準体基収 1 との後重度 n 型のエピタキシャル反复 整を p型 アイソレイショ ン領域 4 a。 4 b。 4 c で 画成した分類無領域 変 の 2 b の 2 b で 2 b で 3 を の 2 b の 2 b で 3 を の 2 b で 3 を の 2 b で 3 を の 2 b で 3 を の 2 b で 3 を の 2 b で 3 を の 3 を の 3 を の 3 を の 2 b で 3 を の 3 を の 3 を の 3 を の 3 を の 4 c で 3 を の 3 を の 4 c で 3 を の 5 を の 5 を の 5 を の 5 を の 5 を の 5 を の 5 を の 5 を の 6 を の 7 を の 7 を の 7 を の 7 を の 7 を の 7 を の 7 を の 7 を の 8 を の 7 3aを区画するp型アイソレイション領域4a上 にはり型のアノードコンタクト領域6aを介して 導電接触する接地されたアノード電極配線6が段 けられている。p型アイソレイション領域4aと n型の分離無領域3aとは抵抗保護ダイオード D 2 を構成している。一方、分離島領域3 a に隣 る分離島領域3bには、電旋制限抵抗Rとしての p型拡散抵抗層?が形成されている。このp型拡 散抵抗層7の一端は接続配線7aを介して分離島 領域3a上の入力端子パッド5に接続されており、 その他端は接続配線7bを介して他の分離島領域 (図示せず) 内に作り込まれた絶縁ゲート電界効 果型トランジスタMのゲートGに接続されている。 このD型拡散抵抗層?とn型分離島領域3bは寄 生ダイオードD3を構成しているが、その寄生ダ イオードを不能化するため、分離島領域3bの高 進度 n型コンタクト領域 8 には電源電圧 Vecが印 加される。なお、9はシリコン酸化膜で、10は表 面保護庫である。

〔発明が解決しようとする課題〕

しかしながら、上紀の人力保護国際の半導体構造にあっては、電が関係技術と対して対象を検索を がしたり型拡発を影響するして表現され、転送保護 ダイオードリンは別の分離無領域3 a およびそれ を選成するアイソレイション領域4 a を用いて構 成されており、保護患子が大々異なる分無無領域 に作り込まれていることから、集子占者域が大 さくなり、ナップヤイズの大型化を招く。

そこで、木泉明の課題は、果一の分離無頻繁的 に入力保護回路の電波制度抵抗および胚状保護ゲ イェードを共に作り込むことによって、果子占有 面積の小型化化を実現した入力保護回路を備えた半 導体集積回路装置を提供することにある。

[課題を解決するための手段]

上記録器を解決するために、本発明の縁じた手 設は、抵抗保護ダイォードのコンタラ 1 機業が 形 成された分離馬側形内に、そのコンタラ 1 機能 所 勝 使すると共にそれと逆導電型の電波制限抵抗層 そ形成し、上記分離馬側映上にコンタラ 1 機 域 よび電波制限抵抗層の一郎と導電機材で入力端 よび電波制限抵抗層の一郎と導電機材で入力端 子パッドを扱けたものである。 (作用)

かかる手段によれば、入力端子パッド下の単一 の分離無頻繁には電便制度抵抗層と抵抗障値ダイ ォードが形成されているので、徒美に比して1つ の分離無領域を節的することができ、チップサイ なの小型化およびコストダウンを図ることができ る。

(実施例)

次に、本発明の一実施例を添付図面に基づいて 説明する。

新1回は本発明の一実施例における人力保護図 あを示す回路構成図である。図中、Mは地様ゲート電界効果型トランジスタ、DiはそのゲートG と被地間に接続されたゲート電圧制限ダイオード、 RはゲートGと入力雑子[Nとの間に接続された 電気制限延折、D2は入力増子と接地間に接続された 低化限度低が、D2は入力増子と接地間に接続された低低保護ダイオードである。

第2 図は同入力保護回路に係る半導体構造の平 面図で、第3 図は第2 図中のⅢ-Ⅲ線に沿って切 断した状態を示す切断矢視図である。

この半導体構造においては、p型半導体基板1 上のエピタキシャル成長層をD型アイソレイショ ン領域 4 a, 4 bで区画して形成された低温度 n 型の分離無価域3a内に、電流制限抵抗Rおよび 抵抗保護ダイオードD2が作り込まれている。抵 抗保護ダイオードD2は、D型アイソレイション 領域4aをアノード領域とし、n型分離島領域3 a をカソード領域とするものである。 アイソレイ ション領域するトのロ型のアノードコンタクト領 域もaには接地されたアノード電極配線もが導電 接触している。底部に高濃度n型の埋込み贈2a を有する分離馬領域3aには高濃度 n型のカソー ドコンタクト領域12が形成され、このコンタクト 領域12は入力端子パッド13の張出し部13aの一部 に導電接触している。また、この分離島領域3a にはカソードコンタクト領域12に隣接するロ型拡 数抵抗層14が形成されている。p型拡散抵抗層14 のうちコンタクト領域12側の部分は入力端子パッ F13の提出し無13 a に編集接触しており、その反 対側の部分はゲートGに導通する接続配線了aに 接触している。

次に、上記の半導体構造の製造方法を説明する と、まず、p型半導体基板1上に高濃度n型の理 込み雇2aを形成し、その上に低温度n型のエピ タキシャル層を成長させ、 p型アイソレイション 領域 4 a , 4 b を形成して分離鳥領域 3 a を面成 する。次に、D型拡散によりアノードコンタクト 領域 6 a および p 型拡散抵抗層1.4 を同時に形成し た後、p型拡数抵抗層14の臍接領域に高濃度 n 型 拡散によりカソードコンタクト領域12を形成する。 しかる後、シリコン酸化膜9にコンタクトホール を開孔し、アルミニウム蒸着とエッチングにより アノード電極配線 6、入力端子パッド13および接 ## # 7 h を同時に形成し、その上に表面保護膜 10を被着する。この製造プロセスにおけるアノー ドコンタクト領域 6 a および p 型拡散抵抗層14の p型拡散はパイポーラ部のペース拡散、CMOS 部のロチャネル絶縁ゲート電界効果型トランジス タのソースおよびドレイン拡散と兼用でき、その

表面濃度は10' *~10' * cm- * である。またカソード コンタクト領域12の n 型拡散はバイポーラ部のエ ミック拡散、CMOS館のNチャネル絶縁ゲート 世界効果型トランジスタのソースおよびドレイン 拡散と養用できる。したがって、プロセス工程の 追加なしに、電流制限抵抗Rおよび抵抗保護ダイ オードD2の作り込みが可能である。

このように、単一の分離無領域3aおよびこれ を衝皮するアイソレイション領域4aに電液制限 抵抗Rお上が抵抗保護ダイオードD9が作り込ま れているので、入力保護回路の妻子形成の額密化 によりチップサイズの小型化が実現される。従来 の入力保護回路では1端子当たりのレイアウト面 後は約0.2 m2 必要であったが、本実施例によれば、 4.図面の簡単な説明 その約半分の0.1 m2で済む。例えば、20入力雑子 を有する単連体集務開降装置における人力保護同 数の総面積は、 提来 4 ■ ** 必要であったが、本実 箱例では約2m2で済み、 その削減効果は全チッ プ面積の10~30%にも及び、これはコストダウン に有効である。

(果娘の助果)

以上説明したように、本発明に係る入力保護回 改を備えた半導体集積回路装置は、単一の分離島 個雄内に、抵抗保護ダイオードのコンタクト領域 とこれに隣接すると共に遊導電型の電流制限抵抗 層が形成され、コンタクト領域および電流制限抵 抗層の一部に導電接触する入力端子パッドが設け られている点に特徴を有するものであるから、次 の効果を奏する。


即ち、単一の分離島領域内に入力保護回路の2 素子が稠密に作り込まれているから、占有面積の 縮少化が実現され、チップサイズの小型化および コストグウンを図ることができる。


第1回は、本発明の一実施例における入力保護

同路を示す回路構成図である。

第2回は、同入力保護回路に係る半導体構造の 平面 図である。

第3回は、第2回中の日-日線に沿って切断し た状態を示す切断矢視図である。





第 1 図

KALAAL LI DA

